54 Mb/s NRZ时钟数据恢复电路的设计与实现AET-电子技术应用-最丰富的电子设计资源平台

54 Mb/s NRZ时钟数据恢复电路的设计与实现
所属分类：技术论文
上传者：aet
文档大小：232 K

所需积分：0分积分不够怎么办？
文档介绍：提出一种采用双环路的时钟数据恢复电路，电路采用改进型Hogge鉴相器；鉴相环电荷泵充放电电流为13.06 μA，改善了输出时钟的抖动影响；压控振荡器采用四级环型振荡结构，由伪差分结构延迟单元组成，降低了系统电路设计难度，减小了VCO的增益。通过 Cadence软件的Spectre工具仿真，能够顺利地从54 Mb/s的非归零码数据中提取出54 MHz的同步时钟，时钟占空比为50%，满足设计要求。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。

活动