一种基于插值算法符号同步的硬件设计AET-电子技术应用-最丰富的电子设计资源平台

一种基于插值算法符号同步的硬件设计
所属分类：技术论文
上传者：aet
文档大小：246 K

所需积分：0分积分不够怎么办？
文档介绍：提出了一种数字接收机中符号同步的硬件设计方案。该方案属于异步采样恢复法，其插值滤波器的设计采用了理想插值算法加窗处理，较传统的拉格朗日插值有更好的频域特性。该设计方案已用VerilogHDL实现，并通过了综合及时序验证。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。

活动