一种改进型surendra背景更新算法的FPGA实现AET-电子技术应用-最丰富的电子设计资源平台

一种改进型surendra背景更新算法的FPGA实现
所属分类：技术论文
上传者：aet
文档大小：329 K

所需积分：0分积分不够怎么办？
文档介绍：针对现有的动态背景提取运动目标物体算法复杂且难以在硬件上实现的问题，研究了改进型surendra背景更新算法原理的特点，提出了改进型surendra背景更新算法的硬件结构，并对硬件结构进行综合、仿真后，在FPGA芯片上实现。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。

活动