| 基于DSP Builder的插值滤波器的设计及FPGA实现 | |
| 所属分类：参考设计 | |
| 上传者：aet | |
| 文档大小：387 K | |
| 标签： SoPC | |
| 所需积分：0分积分不够怎么办？ | |
| 文档介绍：在数字接收机中，通常需要对采样的数据进行一定倍数的插值。采用Altera公司的DSP Builder设计工具，在MATLAB/Simulink中建立相应的算法模型并仿真。通过引入回路硬件模块，将硬件平台接入由Simulink构建的仿真测试回路中进行软硬件协同仿真，最后可以直接生成FPGA的下载文件。该方法简化了设计流程，降低了开发成本和周期，具有广阔的应用前景。 | |
| 现在下载 | |
| VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。 | |
Copyright © 2005-2020 《电子技术应用》版权所有 京ICP备10017138号-2