基于FPGA的VGA图象信号发生器设计

基于FPGA的VGA图象信号发生器设计[可编程逻辑][其他]

本文采用FPGA＋MCU方案，利用了Cyclone系列的FPGA高达上百兆的工作频率特性为图像数据处理提供了良好的实时性，其内部集成的数字锁相环为系统的工作时钟提供的良好的稳定性，其内部嵌入的存储器可以存储一定容量的图像信息，丰富的I/O资源可以随即扩展外接大容量存储器的特性，因此由 FPGA完成对图像数据的处理及产生行场扫描时序信号。

发表于：2012/1/30 上午11:03:27

基于FPGA的新型数字电压表设计

基于FPGA的新型数字电压表设计[可编程逻辑][其他]

本文采用National Semiconductor。公司性能优越的8位A／D转换器ADC0809对模拟电压采样，以一片高性能FPGA芯片为控制核心，以软件实现了诸多硬件功能，对电压信号的转换结果进行准确实时的运算处理并送出显示。系统的主要功能都集成在一块芯片上，大大减少了系统的分立元件数量，降低了功耗，增加了可靠性，较好地实现了电压的精准测量。

发表于：2012/1/30 上午11:03:08

基于FPGA的非对称同步FIFO设计

基于FPGA的非对称同步FIFO设计[可编程逻辑][其他]

FIFO是一种常用于数据缓存的电路器件，可应用于包括高速数据采集、多处理器接口和通信中的高速缓冲等各种领域。然而在某些应用，例如在某数据采集和处理系统中，需要通过同步FIFO来连接8位A/D和16位数据总线的MCU，但是由于目前同步FIFO器件的输入与输出数据总线宽度相等，不能满足这种应用，因此通常采用输入与输出数据总线宽度均为8位的同步FIFO作为它们之间的数据缓冲，并对MCU数据总线的高8位采用软件进行屏蔽，或是在同步FIFO外围增加数据锁存器及逻辑控制器件的方法解决。为了提高效率和降低系统设计的难度，本文采用VHDL描述语言，充分利用Xilinx公司Spartan II FPGA的系统资源，设计实现了一种非对称同步FIFO(输入与输出数据总线宽度不一致的同步FIFO)，它不仅提供数据缓冲，而且能进行数据总线宽度的转换。

发表于：2012/1/30 上午11:02:07

基于S3C2440与GPS的物流配送系统设计实现

基于S3C2440与GPS的物流配送系统设计实现[通信与网络][其他]

引言现代的物流系统已经进入了信息化的阶段。信息化配送系统对信息化物流有着重要的影响。物流配送信息化，就是运用现代信息系统与电子化手段加强对企业物流链管理，形成企业物流的支撑体系，进而实现物流配送的高效率与高效益。本文通过嵌入式系统模块与GPS定位技术的融合，加上计算机控制中心，形成一个比较完善的物流配送系统。在物流配送过程中，通过这个系统对整个物流配送过程进行监控与管理。1相关核心技术概述1.1移动定位技术目前的移动定位技术已经非常成熟，最主要的有3类：①利用卫星进行后方交汇的定位技术，即GPS(GlobalPositioningSystem，全球定位系统)，是由美国建立的一个卫星导航定位系。利用该系统，用户可以在全球范围内实现全天候、连续、实时的三维导航定位和测速;另外，还能够进行高精度的时间传递和精密定位。②利用移动通信技术提供位置服务的定位技术，即Cell-ID(CellIdentification，小区识别码)，通过识别网络中哪一个小区传输用户呼叫，并将该信息翻译成纬度和经度来确定用户位置，从而实现定位。确保终端在GPS定位失去信号的情况下，保持最低限度的定位信息的提供。Cell-ID方式在城市及人口

发表于：2012/1/30 上午11:00:58

基于SPI方式DSP外部E2PROM接口设计

基于SPI方式DSP外部E2PROM接口设计[嵌入式技术][其他]

提出一种基于SPI方式的外部数据扩展方式。本文所用到的数据存储器是Xicor公司生产的带有块锁保护的4 Kb CMOS串行E2PROM X5043(接口符合SPI协议)。该器件利用Xicor专有的直接写入晶片，提供最小为10万次擦写和最少100年的数据保存期。数据写入之前不需要外部进行擦除操作，芯片本身自动完成。同时X5043还具有上电复位、看门狗定时器、电源电压监控四种常用的功能。这种组合不但降低了系统成本、减少了电路板空间，还增加了系统可靠性。

发表于：2012/1/30 上午11:00:27

基于CAN总线与RS485的DSP通信接口设计

基于CAN总线与RS485的DSP通信接口设计[嵌入式技术][其他]

在工业控制领域中，往往是由一台主机控制多台从机，上位机和下位机的远距离通信通过串行通信实现。本设计综合实现了PC主机与DSP从机的RS-485远距离通信接口和DSP从机与CAN现场总线的数据传输接口设计，同时具备主从机的远距离通信和CAN现场总线设备的实时通信功能，具有广泛的应用前景。在设计中充分发挥了DSP的CAN模块和SCI模块的作用,使得接口设计简单，工作更加可靠。

发表于：2012/1/30 上午10:59:04

一种长序列小波变换快速算法的DSP实现

一种长序列小波变换快速算法的DSP实现[嵌入式技术][其他]

由于小波变换算法的复杂性，微机和通用的微处理器在运算速度上难以实现小波变换的实时性要求。定点DSP具有低功耗、高性能的特点，本文结合TI公司的16位定点DSP说明了小波变换快速算法的具体实现，解决了小波变换实时、高精度处理的要求。

发表于：2012/1/30 上午10:58:34

基于DSP与MAX147的多路数据采集系统设计

基于DSP与MAX147的多路数据采集系统设计[嵌入式技术][其他]

本文设计了一种基于DSP与MAX147的多路数据采集系统详细地介绍了多路数据采集A/D芯片MAX147工作时序和TMS320VC5402的McBSP工作原理，并给出了McBSP以SPI接口方式与MAX147接口电路，编写了TMS320VC5402的McBSP与MAX147的SPI接口程序，实现了多路数据采集系统设计

发表于：2012/1/30 上午10:50:48

汽车数字仪表群与存储架构的设计挑战

汽车数字仪表群与存储架构的设计挑战[其他][汽车电子]

　本文首先将重点阐述汽车设计/可靠性方面的一些限制，然后会评测数字仪表群架构，以及存储子系统的取舍对于未来项目的性能、可靠性和成本有何影响。

发表于：2012/1/30 上午8:42:10

声码器的DSP硬件接口设计及在VoIP媒体网关中的应用

声码器的DSP硬件接口设计及在VoIP媒体网关中的应用[通信与网络][其他]

在VoIP媒体网关设备中，语音压缩编码是其关键技术之一。在ITU-T发布的应用于VoIP的语音压缩编解码标准中，G.729是应用较为广泛的一种。G.729采用“共轭结构代数码本激励线性预测编码”(CS-ACELP)算法，算法帧长为lOms，编码后速率为8Kb/s。G.729有两个附件：附件A给出一种低复杂度的算法，可应用于多媒体同步语音和数据;附件B在标准算法的基础上增加了静音检测压缩算法以降低平均传输率，包括静音检测(VAD)和舒适噪音产生(CNG)。文献对G.729语音压缩编码算法的具体原理中有详尽的描述，本文的论述重点在算法的汇语言优化、声码器的DSP硬件接口设计，以及其在媒体网关中的应用。1G.729ab编解码核心算法优化本文选择TI公司的TMS320C6203芯片为核心，实现G.729ab声码器设计。TMS320C62xx系列DSP的集成开发环境CodeComposerStudio(简称CCS)支持标准C语言和汇编混合编程的方式编程，为了提高编解码算法的效率，本文对ITU_T的标准G.729ab的C语言原码进行汇编指令优化设计。同时，对于上层编解码器控制函数，采用C语言开发，以提高声码器的可维护性。

发表于：2012/1/29 上午10:09:11