针对VLIW DSP编译器弊端及异常处理方案AET-电子技术应用-最丰富的电子设计资源平台

针对VLIW DSP编译器弊端及异常处理方案
所属分类：技术论文
上传者：wwei
文档大小：3853 K
标签： VLIW 编译器资源冲突
所需积分：0分积分不够怎么办？
文档介绍：随着高性能处理器并行度要求的提高，VLIW编译器的弊端也逐步显现，如何平衡代码的正确性和性能成为首要目标。VLIW编译器无法通过有限的代码信息去深度挖掘指令并行性，从而导致指令资源冲突等问题。因此，提出一种基于内核的异常处理方案，在保证代码运行正确性的同时，提高指令的并行度。以C6000系列DSP为例，针对C6000编译器的弊端，开发内核异常处理方案，通过内核异常中断确保代码优化的正确性。最后通过C66x内核资源冲突的典型案例，验证了该异常处理方案的实用性，为VLIW架构处理器程序优化提供方向。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。