头条 业绩逊于预期，赛灵思恐将裁员约7% 赛灵思最新财报数据显示，公司2019财年第三财季盈利1.62亿美元，同比下降32.31%；营业收入7.23亿美元，同比下降9.57%。 最新资讯 ADS-B阵列信号二重解交织算法的实时实现 为解决ADS-B系统通信时的信号交织问题，结合FPGA的工作特点和实时系统的要求，对ADS-B交织检测算法和解交织算法进行优化。针对交织检测算法在实采数据验证时需要变化处理信号的参数才能匹配判决域的问题，设计一种计算判断交织检测的动态门限值的方法，同时将解交织算法中特征向量、广义逆矩阵等复杂的过程优化为对某段信号的协方差矩阵求逆。实现结果表明，优化后的算法适用于硬件实时系统，能有效分离ADS-B交织信号。 发表于：2020/3/12 RS编码算法的优化与FPGA实现 针对常用RS编码算法中伽罗华域(Galois Field，GF)的乘法运算在FPGA中实现时存在的数据运算量大、复杂度高等问题，对RS编码模块进行优化，通过增加乘法器因子求取模块，完成RS编码乘法器因子的求取，降低伽罗华域乘法运算在FPGA实现过程中的复杂度，减少运算量。测试结果表明，优化后的RS编码FPGA实现简单有效，且编码准确无误，编码结果与MATLAB计算所得理论结果一致，可适用于任意码长的RS编码，在移动通信、航天通信等复杂多因素通信领域有着广泛的应用价值。 发表于：2020/3/10 基于PDCA循环初探电力企业内部审计预警系统的建立 新一轮电力体制改革背景下，外部环境和内部需求的变化促使电力企业内部审计寻求新的方法防范风险，审计预警因其前瞻的风险警示特性引起内部审计人员关注。探讨了内部审计预警系统构建的初步设想，以及PDCA循环理论在促进审计预警系统建立及螺旋上升式完善中的应用，以期对充分发挥电力企业内审职能作用提供新的工作方法。 发表于：2020/3/6 Xilinx推出业界首款“一体化 SmartNIC 平台” 自适应和智能计算的全球领先企业赛灵思公司（Xilinx, Inc.，（NASDAQ: XLNX））今日宣布推出业界首款“一体化 SmartNIC 平台”— Alveo™ U25，真正在单颗器件上实现了网络、存储和计算加速功能的完美融合。 发表于：2020/3/4 基于FPGA的结构改进型(2，1，4)维特比译码器 在资源受限的处理器中实现高性能的Viterbi译码算法是近年来研究的热点。基于XC6SLX16-2CSG324型FPGA处理器，在资源有限情况下，为兼顾Viterbi译码时延与资源消耗的问题，提出了一种结构改进算法。在传统Viterbi译码算法基础上，首先通过最大限度地预定义存储路径度量值的寄存器，达到控制路径度量值的目的，其次采用步进式幸存路径信息存储结构，完成幸存路径信息的存储，简化译码器硬件实现复杂度，减小译码时延和资源消耗。通过ISE Design Suite 14.7平台，对回溯深度为20、3 bit软判决的(2，1，4)维比特译码器进行了基于FPGA的验证，并结合MATLAB仿真进行分析。结果表明，本方法能够有效减小译码时延并降低资源消耗。 发表于：2020/3/4 基于FPGA加速的卷积神经网络识别系统 针对卷积神经网络(CNN)在通用CPU以及GPU平台上推断速度慢、功耗大的问题，采用FPGA平台设计了并行化的卷积神经网络推断系统。通过运算资源重用、并行处理数据和流水线设计，并利用全连接层的稀疏性设计稀疏矩阵乘法器，大大提高运算速度，减少资源的使用。系统测试使用ORL人脸数据库，实验结果表明，在100 MHz工作频率下，模型推断性能分别是CPU的10.24倍，是GPU的3.08倍，是基准版本的1.56倍，而功率还不到2 W。最终在模型压缩了4倍的情况下，系统识别准确率为95%。 发表于：2020/2/28 OPEN MIND 发布 hyperMILL®2020，效率更高工序更优 2020.1 版本hyperMILL® CAD/CAM 套件现已上市。此软件版本为 hyperMILL® 编程人员提供更多使用便利性。编程功能得到增强，也使加工更快速、更简单。新的 3D 和 发表于：2020/2/18 内存条在工业控制计算机中有着什么作用 内存是工业机箱中的主要部件，它是相对于外存而言的。我们平常使用的程序，如WindowsXP系统、还有Windows2008，打字软件、游戏软件等，一般都是安装在硬盘等外存上的，但仅此是不能使用其功能的，必须把它们调入内存中运行，才能真正使用其功能，我们平时输入一段文字，或玩一个游戏，其实都是在内存中进行的。通常我们把要永久保存的、大量的数据存储在外存上，而把一些临时的或少量的数据和程序放在内存上。 发表于：2020/2/12 Microchip推出经TÜV SÜD认证的MPLAB®工具，简化功能安全要求 许多行业都需要进行功能安全认证，但认证通常是一个耗时且昂贵的过程。认证还需要对特定开发工具的使用进行广泛的论证，除非工具本身已经通过权威功能安全专业机构的认证，比如位于德国慕尼黑的TÜV SÜD认证机构。Microchip Technology Inc.（美国微芯科技公司）近日宣布其MPLAB® XC编译器已获TÜV SÜD功能安全认证，这将大大简化Microchip旗下PIC®、AVR®和SAM单片机（MCU）及dsPIC®数字信号控制器（DSC）的功能安全认证流程。为进一步简化测试和诊断流程，Microchip还推出了MPLAB代码覆盖许可证，新工具以一种对应用程序影响最小的方式确定软件各部分是否已经进行了测试。 发表于：2020/2/3 基于脉动阵列的卷积计算模块硬件设计 针对FPGA实现卷积神经网络中卷积计算的过程中，高并行度带来长广播、多扇入/扇出的数据通路问题，采用脉动阵列来实现卷积神经网络中卷积计算模块，将权重固定到每个处理单元中，并按照输入和输出特征图的维度来设置脉动阵列的大小，最后通过Vivado高层次综合实现卷积计算模块的硬件设计。实验结果表明，本设计在实现1级流水化时序要求的同时，具有较低的资源占用和良好的扩展性。 发表于：2020/1/15 «12345678910…»
