1.75 GHz多功能时钟扇出缓冲器设计AET-电子技术应用-最丰富的电子设计资源平台

1.75 GHz多功能时钟扇出缓冲器设计
所属分类：技术论文
上传者：wwei
文档大小：4709 K
标签：时钟扇出缓冲器分频器延迟调整
所需积分：0分积分不够怎么办？
文档介绍：基于CMOS工艺设计了一款多功能时钟扇出缓冲器。该缓冲器内置可编程分频器和延时调整器，可4通道独立输出差分时钟，每个通道均可进行分频和延时调整，且都支持LVDS（最高1.75 GHz）、HSTL（最高1.75 GHz）和1.8 V CMOS（最高350 MHz）三种逻辑电平类型。经测试验证：1.75 GHz差分时钟输入/输出；每路输出均可以旁路该路分频器或者设置最高2048的整数分频比；每通道均可进行数字和模拟延时调整；宽带随机抖动<110 fs RMS；附加随机抖动39 fs RMS（典型值，12 kHz~20 MHz）。该时钟扇出缓冲器可满足数据转换器、时钟树等应用所需的低抖动要求，可广泛应用于无线电收发机和通信系统中。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。

活动