确定AD9548系统时钟低环路带宽应用中的最大容许频率漂移速率AET-电子技术应用-最丰富的电子设计资源平台

确定AD9548系统时钟低环路带宽应用中的最大容许频率漂移速率
所属分类：解决方案
上传者：ADI
文档大小：691 K
标签：终端
所需积分：0分积分不够怎么办？
文档介绍：在大多数应用中，频率源的稳定性(模拟PLL中的VCO或 AD9548中的系统时钟)不是一个大问题，因为PLL控制环路通常会补偿任何内在的频率漂移。但在环路带宽非常低的应用中，频率漂移速率需要予以特别关注，因为当频率漂移速率非常高时，环路可能无法以足够快的速度做出响应并进行补偿。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。