基于4通道时间交织的FPGA高速采样系统

基于4通道时间交织的FPGA高速采样系统[测试测量][其他]

时间交织采样是提高模数转换器采样率的一种有效途径。为了完成时间交织采样的通道失配误差方法评估，提出并设计了一套基于4通道时间交织的FPGA高速模数转换采样系统。系统由前端模拟电路、采样阵列、多相时钟电路模块、基于FPGA的数据缓冲与修正处理模块构成。系统采样输出数据通过上传到上位机进行显示与性能指标分析。测试结果表明，该TIADC系统通过对失配误差的数字后端补偿后能稳定工作在1 GS/s采样率。其采样有效位与平均信噪比分别达到7.03 bit与44.1 dB，可以应用于采样失配修正方法的验证与评估。

发表于：1/17/2018 1:13:00 PM

工业在线气体检测仪的设计与实现

工业在线气体检测仪的设计与实现[嵌入式技术][其他]

针对传统气体检测仪器测量精度低、稳定性差以及可测组分单一等问题，设计出一种用于工业气体分析的多通道在线检测仪。所谓的多通道，即可采用多种类型传感器，通过不同的搭配测量不同的气体成分。系统部分选用工业级芯片STM32F407作为检测仪信号分析和处理的核心，以新型数字式红外传感器S-Module作为主要的检测手段；此外，还通过智能化的手段，实现检测仪测量、记录一体化。通过测试，该气体检测仪具有稳定性好、测量精度高、抗干扰能力强的特点，可满足工业现场气体浓度检测的基本需求。

发表于：1/17/2018 11:48:00 AM

光电扫描测量网络信号采集模块设计

光电扫描测量网络信号采集模块设计[嵌入式技术][其他]

针对工作空间测量定位系统（wMPS）等基于光电扫描的测量网络对光平面信息检测的要求，提出了一种基于可编程器件的光平面信息检测与区分的系统。该设计使用Xilinx公司的Zynq芯片，在FPGA中设计逻辑电路实现对光平面的电脉冲信息捕获与锁存，并设计符合AXI总线通信协议的IP核增加通信速度。通过仿真表明，该设计具有时间开销小、实时性强等优点，提高了系统效率，同时可应用于其他光学定位设备中，提高定位精度。

发表于：1/16/2018 11:42:00 AM

基于FreeRTOS和MQTT的海洋监测网络框架

基于FreeRTOS和MQTT的海洋监测网络框架[嵌入式技术][其他]

设计基于实时操作系统的海洋监测网络框架，用于实时监测海洋信息，保护海洋环境。采用STM32单片机应用实时操作系统FreeRTOS实现，通过各种传感器在海下采集数据，并使用MQTT协议（消息队列遥测传输）进行数据传输，实时监测海洋环境。通过在FreeRTOS操作系统上进行任务设计，并对海流计、水深计采集的数据进行传输，最终实现海洋环境实时监测。

发表于：1/16/2018 3:33:00 AM

Nucleus PLUS自旋锁测试方法研究

Nucleus PLUS自旋锁测试方法研究[嵌入式技术][其他]

Nucleus PLUS是新一代的嵌入式实时多任务操作系统内核。在多核操作系统环境下，同一时刻多任务同时访问内核，自旋锁可以很好地处理不同处理器之间存在的同步与互斥问题，但自旋锁如果使用不当，极易产生死锁，造成应用层功能无法实现，所以很有必要对自旋锁展开重点测试。通过对自旋锁机制的研究，提供了一种针对自旋锁的测试方法，避免自旋锁在使用中产生死锁。

发表于：1/15/2018 2:33:00 PM

带通采样星载AIS非相干接收机的FPGA实现

带通采样星载AIS非相干接收机的FPGA实现[嵌入式技术][其他]

针对星载船舶自动识别系统(AIS)接收机接收信号带宽窄、多普勒频偏大，以及系统复杂度要求低的特点，在FPGA上设计了一种带通采样的AIS非相干接收机，采用两级数字下变频结构来降低FPGA处理压力，并减少逻辑资源消耗；采用数字鉴频和低通滤波的方法实现AIS信号的非相干解调。在AD9246+Xilinx xc4vlx80 FPGA的核心板上进行了AIS信号的解调测试，验证设计的正确性。该设计方案占用资源少，有利于AIS设备的小型化，并降低了硬件成本。

发表于：1/15/2018 2:20:00 PM

可编程可伸缩的双域模乘加器研究与设计

可编程可伸缩的双域模乘加器研究与设计[模拟设计][其他]

模乘和模加减作为椭圆曲线公钥体制的核心运算，在ECC算法实现过程中使用频率极高。如何高效率、低成本地实现模乘模加减是当前的一个研究热点。针对FIOS类型Montgomery模乘算法和模加减算法展开研究，结合可重构设计技术，并对算法进行流水线切割，设计实现了一种能够同时支持GF(p)和GF(2n)两种有限域运算、长度可伸缩的模乘加器。最后对设计的模乘加器用Verilog HDL进行描述，采用综合工具在CMOS 0.18 μm typical 工艺库下综合。实验结果表明，该模乘加器的最大时钟频率为230 MHz，不仅在运算速度和电路面积上具有一定优势，而且可以灵活地实现运算长度伸缩。

发表于：1/12/2018 11:21:00 AM

众核片上资源动态划分与管理研究

众核片上资源动态划分与管理研究[嵌入式技术][其他]

为了提高芯片的可扩展性多采用基于NoC的分簇管理方案，现有的基于应用的动态实时分簇管理方案已有较深入的研究，然而关于固定分簇方案的研究较为缺乏，包括在该方案下的核级容错策略。在此背景下设计了一种基于固定分簇方案的核级容错策略，提出了片上区域重划分算法，并完成了芯片的MATLAB建模及实现。进行了故障注入实验，将区域重划分算法与随机分簇算法就分簇后的片上平均曼哈顿距离进行比较，得到了比较好的结果，加入侧边冗余核之后，将区域重划分算法与工程常用的行列替换策略进行比较，结果也表明该算法优于行列替换策略。

发表于：1/12/2018 11:05:00 AM

基于全同态MAC的消息认证算法设计

基于全同态MAC的消息认证算法设计[模拟设计][其他]

针对通信信道中数据传输的安全性和认证问题，通过对全同态加密和消息认证码(Message Authentication Code，MAC)算法的研究，提出一种基于全同态MAC的消息认证算法设计方案。该方案首先在接收端对消息进行全同态加密，结合MD5算法对加密后的数据进行扰乱处理，将处理后的数据在信道中传输。然后，在接收端检测消息在传输信道中是否被篡改，再对数据执行全同态解密，进而确保消息传输的可靠性。最后，在SMIC 65 nm工艺下完成硬件设计，DC综合后电路面积为21 911 μm2，在1.2 V电压下最高工作频率可达到204 MHz，功耗为5.73 mW。

发表于：1/11/2018 11:23:00 AM

一种低温漂高电源抑制比带隙基准源的设计

一种低温漂高电源抑制比带隙基准源的设计[模拟设计][其他]

在传统的电流模电压基准结构下，基于一阶补偿后的电压基准输出特性，设计了一个简单的高、低温补偿电路，在宽的温度范围内(-50~150 ℃)，显著提高了电压基准的精度。同时，对电路进行简单的改进，输出电压获得了高的电源抑制比。对设计的电路采用TSMC 65 nm CMOS工艺模型进行仿真，在1.5 V的电源电压下，PSRR为-83.6 dB，温度系数为2.27 ppm/℃。

发表于：1/11/2018 3:11:00 AM