基于IEEE-1588协议的高精度时钟对时设计

基于IEEE-1588协议的高精度时钟对时设计[通信与网络][通信网络]

针对分布式控制系统的时间同步精度要求，基于ADI公司的BF518高性能DSP芯片，对IEEE-1588协议的P2P对时进行了阐述。通过芯片中关于IEEE-1588协议的TSYNC模块检测PTP事件消息，并提供事件消息的硬件时间戳以提高时间标记的精度，从而降低计算主从时钟时延时间的误差。分析了时钟晶振固有稳定性对时钟同步精度的影响，通过设置加数寄存器值调整本地时钟的频率，并对IEEE-1588协议高精度时间同步过程的软件实现进行了详细阐述。实验测试结果表明，该方法很大程度上提高了同步精度，达到了高精度同步系统的要求。

发表于：2017/1/16 下午3:32:00

平面阵天线栅瓣性能分析

平面阵天线栅瓣性能分析[通信与网络][通信网络]

在相控阵天线设计中，增加阵元间距能提高天线分辨率,但天线波束会出现栅瓣，栅瓣多值性导致目标位置模糊,接收机错误跟踪。因此，阵元间距的合理取值是相控阵天线设计的重要内容。首先建立了阵列天线方向图函数模型,然后推导出矩形阵和三角阵栅瓣出现的位置及不出现栅瓣时阵元间距的取值范围，最后通过MATLAB仿真来验证结论的正确性。

发表于：2017/1/16 下午2:56:00

DCVSL的SET特性分析

DCVSL的SET特性分析[模拟设计][工业自动化]

利用SPICE电路模拟研究了DCVSL的SET特性。模拟了单端的SET脉冲在DCVSL中的传播特性，结果表明单端的SET脉冲经过两级DCVSL反相器后就基本被消除了。模拟了在负载和阈值电压不对称的条件下，双端的SET脉冲在DCVSL反相器链中的脉冲展宽效应。结果表明，在最差情况下，DCVSL中的SET脉冲展宽效应比CMOS更明显；在典型情况下，双端的SET脉冲在DCVSL反相器链的传播过程中并没有展宽。

发表于：2017/1/16 下午2:40:00

基于ML的OFDM优化同步算法

基于ML的OFDM优化同步算法[通信与网络][通信网络]

OFDM作为下一代通信系统的关键技术，亟需解决其同步问题。在ML算法的基础上，提出了基于多符号的 ML同步算法。在加性高斯白噪声条件下进行了仿真,结果表明改进的同步算法性能比ML算法要好很多。其中，基于连续符号的定时估计方法1在信噪比超过2 dB时准确率几乎可达100%，基于重复发送符号的定时估计方法2在较低信噪比条件下性能比方法1更好。信噪比为-8 dB左右时，3种优化的频偏估计方法的估计误差均在1%以内，明显好于ML频偏估计算法，证明了改进算法的优越性。

发表于：2017/1/16 下午2:37:00

用于油画鉴别的自适应MPSoC中NoC仿真平台研究

用于油画鉴别的自适应MPSoC中NoC仿真平台研究[嵌入式技术][数据中心]

实时光谱图像技术的应用是数据和通信的密集型算法的综合。因为片上系统（SoC）具有较大的灵活性及良好的性能，并可以直接采用IP核， 基于片上网络（NoC）的SoC架构是实现这种实时系统最合适的解决方案。针对不同的应用算法，调整基于SoC的NoC架构是较为复杂的工作，因为设计空间探索和实验需要大量的时间。针对这些问题，提出了一种探索和评估SoC架构性能的仿真平台。该仿真平台基于NoC和参数化的评估模块，在FPGA上对SoC的通信结构进行仿真，并将时间性能和模拟结果进行对比。基于该仿真平台的系统评估主要用来考察用于油画鉴别应用的MPSoC的性能。

发表于：2017/1/16 下午2:28:00

基于PLC的BCM功能自动测试系统

基于PLC的BCM功能自动测试系统[测试测量][工业自动化]

在分析BCM的特点和传统人工测试缺点的基础上，提出基于PLC的BCM的功能自动测试系统。该系统以DVP PLC为控制核心，配以相应的外围输入输出扩展电路，采用组态界面实现人工交互的功能，利用针床机构避免了人工的插拔操作，并具有语音提示功能，能有效地实现对BCM的功能的测试，具有操作简单、测试效率高、运行稳定等特点。

发表于：2017/1/16 下午2:28:00

基于ADS1299的可穿戴式脑电信号采集系统前端设计

基于ADS1299的可穿戴式脑电信号采集系统前端设计[测试测量][工业自动化]

设计了一款可穿戴式脑电采集前端，具有采集精度高、体积小、功耗低、抗干扰性强等特点。采用ADS1299内部集成的可编程放大器（PGA）实现微弱信号的放大；同时为了消除干扰，使用限幅滤波预处理电路和ADS1299内部集成的偏置驱动放大器。实验测试表明，该脑电采集前端设计能较好地把微弱的脑电信号提取出来，并且具有较好的抗干扰能力和实用价值。

发表于：2017/1/16 下午2:16:00

AVS编码器中变换量化和扫描的FPGA设计

AVS编码器中变换量化和扫描的FPGA设计[可编程逻辑][通信网络]

提出了一种适用于AVS高清视频编码的变换、量化和扫描的优化设计方案。通过对整数DCT变换算法的优化和对传统Zig-Zag扫描方法的改进，节约了硬件资源和编码时间。根据各模块的运算关系合理地安排流水线结构，采用并行流水处理和复用技术，实现了高清视频编码变换、量化和扫描模块的设计。在FPGA上进行验证的结果表明，该设计满足高清视频实时编码要求。

发表于：2017/1/16 下午1:58:00

基于特殊DA方案的DLMS自适应滤波器设计

基于特殊DA方案的DLMS自适应滤波器设计[嵌入式技术][其他]

为了提高DLMS自适应滤波器的处理速度、降低其FPGA实现时所消耗的逻辑资源，提出了一种特殊DA方案。此方案基本结构主要包含I-LUT和K-LUT两个模块，前者用于存放输入采样值的所有可能组合之和，后者用于更新该滤波器的权值并且计算其输出信号。Matlab软件仿真验证了该自适应滤波器设计的可行性和正确性，Quartus II硬件仿真证明，基于此DA方案的自适应滤波器比基于通常的MAC方案的自适应滤波器具有更高的处理速度且消耗更少的逻辑资源。

发表于：2017/1/16 下午1:41:00

基于wb_conmax的Wishbone二级总线设计与应用

基于wb_conmax的Wishbone二级总线设计与应用[嵌入式技术][其他]

SoC技术是嵌入式系统设计中重要的设计方法，而在SoC系统中如何将各种IP核互联在一起对嵌入式设计效率影响极大。对常见的片上总线进行比较后，选用OpenCores组织的Wishbone总线进行设计。提出了基于OpenCores组织发布维护的wb_conmax的Wishbone二级总线设计。通过对Wishbone总线的二级扩展，使得SoC系统能够更方便地集成多个IP，同时为低功耗要求的设计提出了功耗优化的策略。通过对基于AEMB的最小SoC系统在两种系统结构下的应用分析，验证了二级总线结构对于低功耗设计的可行性。

发表于：2017/1/16 下午1:30:00