• 首页
  • 新闻
    业界动态
    新品快递
    高端访谈
    AET原创
    市场分析
    图说新闻
    会展
    专题
    期刊动态
  • 设计资源
    设计应用
    解决方案
    电路图
    技术专栏
    资源下载
    PCB技术中心
    在线工具库
  • 技术频道
    模拟设计
    嵌入式技术
    电源技术
    可编程逻辑
    测试测量
    通信与网络
  • 行业频道
    工业自动化
    物联网
    通信网络
    5G
    数据中心
    信息安全
    汽车电子
  • 大学堂
  • 期刊
  • 文献检索
期刊投稿
登录 注册

一种适用于低信噪比环境下的差分相关捕获方法

一种适用于低信噪比环境下的差分相关捕获方法[通信与网络][通信网络]

直接扩频系统中的捕获是一项非常关键的同步技术。常用差分处理来消除频偏对峰值的影响,然而一般差分捕获算法随着伪码的增长、信噪比的降低都会导致信噪比的损失很大。提出一种改进的差分捕获算法,基于差分相关的M阶无偏自相关捕获算法(MUAC-DF),将信号和伪码相乘消除伪码信息后做M阶无偏差分自相关,在一定程度上弥补了差分带来的信噪比损失,提高了抗噪性能;详细介绍了其数学模型,并且从理论上分析了MUAC-DF算法性能;最后在相同条件下进行仿真验证。实验结果表明,MUAC-DF捕获算法比一般的差分非相干码捕获技术性能更加优越,其捕获性能有4~5 dB的改善,更适应于低信噪比条件下工作。

发表于:6/20/2017 1:19:00 PM

火星EDL过程中直接对地通信性能研究

火星EDL过程中直接对地通信性能研究[通信与网络][航空航天]

分析了火星科学实验室在进入、下降、着陆(EDL)过程中直接对地通信使用的MFSK信号及其信号检测算法,针对如何设置数据音频率间隔以及在不同多普勒动态下如何设置调制指数的问题,利用对比分析的方法,研究了MFSK调制指数、数据音频率间隔以及载波捕获/跟踪阶段多普勒频率变化率的大小对信息解算性能的影响。实验结果表明,数据音频率间隔对信息检测性能影响较小,建议将数据音频率间隔设为80 Hz;当载噪比低于17 dB-Hz时,调制指数应设为45°,否则应设为48°;载波捕获/跟踪阶段多普勒频率变化率的大小对信息检测性能影响较大,当多普勒频率变化率绝对值高于500 Hz/s时,信号检测门限会增加3 dB。

发表于:6/20/2017 1:06:00 PM

基于双CPCI总线的地震数据采集接口卡设计

基于双CPCI总线的地震数据采集接口卡设计[嵌入式技术][工业自动化]

针对地震勘探大数据量的采集要求,设计了一种基于双CPCI总线的地震数据采集接口卡。接口卡采用双CPCI总线结构,使用高性能的FPGA和DDR2 SDRAM进行数据处理和存储,实现地震数据的高速采集、预处理及CPCI总线传输等功能。重点介绍了双CPCI总线结构、存储器接口以及高速通信接口的设计和实现方案。海上生产应用结果表明,板卡满足海上地震勘探对接口卡的采集、处理和存储要求。

发表于:6/19/2017 11:48:00 AM

基于隐马尔可夫的非入侵式负载监测方法研究

基于隐马尔可夫的非入侵式负载监测方法研究[电源技术][智能电网]

为了实现准确、高效且可大规模化的用电器状态解码,提出了应用隐马尔可夫模型将切换稀疏性和序列可行性限制嵌入解码过程中的监测方法。结合单电表树分解,提出了一个快速序列解码算法,将在线解码的时间复杂度降到多项式。实验分析结果表明,快速序列解码使得大量用电器状态高效且准确的在线监测成为可能。

发表于:6/19/2017 11:31:00 AM

基于锁相环的高速示波器等效采样系统设计

基于锁相环的高速示波器等效采样系统设计[测试测量][物联网]

采用小数分频锁相环芯片ADF4351作为采样时钟发生器,利用FPGA进行等精度测频,运用差频法顺序等效采样原理,设计了最高等效采样率为160 GS/s的高速示波器等效采样系统。同时通过时钟分配器和数字延迟线产生交替采样时钟,利用4片最高采样率为250 MS/s的8 bit ADC进行时间交替采样,使系统的最高实时采样率达到1 GS/s。由于采用低抖动的时钟源,系统在DC到500 MHz的设计带宽内保持了良好的噪声性能,信噪比优于基于DDS技术的等效采样系统。

发表于:6/16/2017 11:52:00 AM

基于HPS和FPGA的图像压缩感知编解码系统

基于HPS和FPGA的图像压缩感知编解码系统[可编程逻辑][数据中心]

针对图像编码与重构系统的实际需求,设计了一种基于HPS和FPGA的图像处理系统。该系统实现了图像的实时采集、压缩、传输和重构。系统采用DE1-SoC开发板,在FPGA中设计了D5M摄像头、SDRAM、VGA的IP核,在QSYS中利用AXI和Avalon总线连接IP核,利用Linux C编程在HPS中实现了图像的压缩感知(CS)编码和传输,在MATLAB上位机中接收压缩数据并实现图像的重构,减少了FPGA资源使用和设计复杂度。结果表明,该系统能够实现任意自然图像的处理,图像压缩比约为8%,PSNR约为41 dB,应用灵活,可移植性强,能够满足实际工程的需要。

发表于:6/16/2017 11:34:00 AM

无人机双余度电动舵机角度传感器故障检测方法

无人机双余度电动舵机角度传感器故障检测方法[嵌入式技术][工业自动化]

双余度舵控系统的基本思想是通过不同余度之间的切换来保证舵控系统的可靠性。针对无人机双余度电动舵机角度传感器故障检测技术提出了基于辨识参考模型的方法。首先介绍了电动舵机的双余度方案,然后通过机理分析和理论推导相结合的方式建立了舵系统的输入输出模型,利用系统辨识的方法确定了模型的参数。最终利用辨识的参考模型对双余度角度传感器进行故障检测,并通过实验,验证了方法的有效性。

发表于:6/15/2017 1:44:00 PM

基于PCB RFID抗金属标签的互感器制造追溯系统

基于PCB RFID抗金属标签的互感器制造追溯系统[嵌入式技术][智能电网]

针对智能电表用电压互感器类的离散型制造业,设计出一套基于PCB RFID抗金属标签的制造溯源系统。通过分析产品需求和RFID优势,描述系统的各个功能模块并且构建系统的应用架构。针对产品设计了一款性能较好的抗金属RFID标签,实现了阻抗共轭匹配和较低回波损耗,并且利用三面环绕的金属增强了天线的增益和辐射方向。系统增强了企业的综合竞争力,为实现智能制造和智慧管理奠定了基础。

发表于:6/15/2017 1:32:00 PM

基于FPGA的小型化实时CMOS成像处理系统

基于FPGA的小型化实时CMOS成像处理系统[可编程逻辑][物联网]

针对成像处理系统的实时性和小型化的问题,设计了一种基于Cyclone IV系列FPGA的CMOS数据采集处理系统,实现了图像的实时采集、处理和双通道输出;通过体系结构上的优化实现了系统的小型化设计。介绍了系统总体框架、硬件体系结构、FPGA功能模块以及图像预处理算法等。最后对系统进行了功能性实验,在满足双通道实时显示的情况下,可以实现图像增强等实时处理,表明该系统具有一定的实用价值。

发表于:6/14/2017 2:08:00 PM

一种具有自恢复功能的嵌入式可信平台的设计

一种具有自恢复功能的嵌入式可信平台的设计[嵌入式技术][信息安全]

以TCG规范为基础,分析和讨论了可信链技术和安全启动过程,构造出一种适用于嵌入式平台的可信链模型以及具有自恢复功能的可信启动实现方法。在Beaglebone开发板上进行了相关实验,验证了其可行性,并作出了总结。

发表于:6/14/2017 1:59:00 PM

  • «
  • …
  • 426
  • 427
  • 428
  • 429
  • 430
  • 431
  • 432
  • 433
  • 434
  • 435
  • …
  • »

活动

MORE
  • 【热门活动】2025年基础电子测试测量方案培训
  • 【技术沙龙】可信数据空间构建“安全合规的数据高速公路”
  • 【下载】5G及更多无线技术应用实战案例
  • 【通知】2025第三届电子系统工程大会调整时间的通知
  • 【征文】2025电子系统工程大会“数据编织”分论坛征文通知

高层说

MORE
  • 构建数据治理体系,元数据是关键抓手
    构建数据治理体系,元数据是关键抓手
  • 以技术创新与“双A战略”引领网安高质量发展
    以技术创新与“双A战略”引领网安高质量发展
  • 创新,向6G:人工智能在无线接入网中的应用潜力
    创新,向6G:人工智能在无线接入网中的应用潜力
  • API安全:守护智能边缘的未来
    API安全:守护智能边缘的未来
  • 从棕地工厂到智能工厂
    从棕地工厂到智能工厂
  • 网站相关
  • 关于我们
  • 联系我们
  • 投稿须知
  • 广告及服务
  • 内容许可
  • 广告服务
  • 杂志订阅
  • 会员与积分
  • 积分商城
  • 会员等级
  • 会员积分
  • VIP会员
  • 关注我们

Copyright © 2005-2024 华北计算机系统工程研究所版权所有 京ICP备10017138号-2